XC7A50T-3FGG484E telah dioptimumkan untuk aplikasi berkuasa rendah yang memerlukan transceiver bersiri, DSP tinggi dan daya pemprosesan logik. Sediakan jumlah kos bahan terendah untuk aplikasi berkemampuan tinggi dan sensitif kos.
XC7A50T-3FGG484E telah dioptimumkan untuk aplikasi berkuasa rendah yang memerlukan transceiver bersiri, DSP tinggi dan daya pemprosesan logik. Sediakan jumlah kos bahan terendah untuk aplikasi berkemampuan tinggi dan sensitif kos.
Ciri-ciri Fungsian
Logik FPGA berprestasi tinggi lanjutan berdasarkan teknologi jadual carian 6-input sebenar, boleh dikonfigurasikan sebagai memori teragih.
RAM blok dwi port 36 Kb dengan logik FIFO terbina dalam untuk penimbalan data pada cip.
Prestasi tinggi SelectIO ™ Teknologi, menyokong antara muka DDR3 sehingga 1866 Mb/s.
Sambungan bersiri berkelajuan tinggi, transceiver gigabit terbina dalam, dengan kelajuan antara 600 Mb/s hingga sehingga 6.6 Gb/s dan kemudian kepada 28.05 Gb/s, menyediakan mod kuasa rendah khas yang dioptimumkan untuk antara muka cip ke cip.
Antara muka analog yang boleh dikonfigurasikan pengguna menyepadukan saluran dwi 12 bit 1MSPS penukar analog-ke-digital dan penderia haba dan kuasa pada cip.
Cip pemproses isyarat digital, dilengkapi dengan pengganda 25 x 18, penumpuk 48 bit dan rajah pra tangga untuk penapisan berprestasi tinggi, termasuk penapisan pekali simetri yang dioptimumkan.
Cip pengurusan jam yang berkuasa yang menggabungkan gelung berkunci fasa dan modul pengurusan jam mod hibrid, yang mampu mencapai ketepatan tinggi dan jitter rendah.
Blok bersepadu PCIe, sesuai untuk sehingga x8 Gen3 titik akhir dan reka bentuk port akar.
Pelbagai pilihan konfigurasi, termasuk sokongan untuk storan komoditi, penyulitan AES 256 bit dengan pengesahan HRC/SHA-256 dan pengesanan dan pembetulan SEU terbina dalam.
