XCZU47DR-L2FFVG1517I Xilinx XC7A100T-2FGG676I Boleh mencapai keberkesanan kos yang lebih tinggi dalam pelbagai aspek, termasuk logik, pemprosesan isyarat, memori terbenam, LVDS I/O, antara muka memori dan transceiver. FPGA Artix-7 sesuai untuk aplikasi sensitif kos yang memerlukan kefungsian mewah.
Cip XCZU15EG-2FFVB1156I dilengkapi dengan memori terbenam 26.2 Mbit dan 352 terminal input/output. 24 DSP transceiver, mampu beroperasi dengan stabil pada 2400MT/s. Terdapat juga 4 antara muka gentian optik 10G SFP+, 4 antara muka gentian optik 40G QSFP, 1 antara muka USB 3.0, 1 antara muka rangkaian Gigabit dan 1 antara muka DP. Papan mempunyai kuasa kawalan kendiri pada jujukan dan menyokong mod permulaan berbilang
Sebagai ahli cip FPGA, XCVU9P-2FLGA2104I mempunyai 2304 unit logik yang boleh diprogramkan (PLS) dan memori dalaman 150MB, menyediakan kekerapan jam sehingga 1.5 GHz. Disediakan 416 pin input/output dan 36.1 Mbit diedarkan RAM. Ia menyokong teknologi Gate Gate Array (FPGA) yang boleh diprogramkan medan dan dapat mencapai reka bentuk yang fleksibel untuk pelbagai aplikasi
XCKU060-2FFVA1517I telah dioptimumkan untuk prestasi sistem dan integrasi di bawah proses 20nm, dan mengamalkan teknologi tunggal dan generasi seterusnya yang disusun Silicon Interconnect (SSI). FPGA ini juga merupakan pilihan yang ideal untuk pemprosesan intensif DSP yang diperlukan untuk pengimejan perubatan generasi akan datang, video 8K4K, dan infrastruktur wayarles heterogen.
Peranti XCVU065-2FFVC1517I menyediakan prestasi dan integrasi yang optimum pada 20nm, termasuk jalur lebar I/O bersiri dan kapasiti logik. Sebagai satu-satunya FPGA mewah dalam industri nod proses 20nm, siri ini sesuai untuk aplikasi dari rangkaian 400g ke reka bentuk/simulasi prototaip ASIC berskala besar.
Peranti XCVU7P-2FLVA2104I menyediakan prestasi tertinggi dan fungsi bersepadu pada nod FINFET 14nm/16nm. Teknologi 3D generasi ketiga AMD menggunakan teknologi Silicon Interconnect (SSI) yang disusun untuk memecahkan batasan undang-undang Moore dan mencapai pemprosesan isyarat tertinggi dan jalur lebar I/O bersiri untuk memenuhi keperluan reka bentuk yang ketat. Ia juga menyediakan persekitaran reka bentuk cip tunggal maya untuk menyediakan garis penghalaan berdaftar antara cip untuk mencapai operasi di atas 600MHz dan menyediakan jam yang lebih kaya dan lebih fleksibel.
